JEDEC、AI向けメモリ規格SPHBM4を発表 512ビット化で低価格化へ

何が起きたか

JEDECが新規格「SPHBM4」（Standard Package High Bandwidth Memory）を公開しました。従来のHBM4と同じDRAMコアを使いながら、インターフェースを2048ビットから512ビットに狭め、高度なパッケージング技術の代わりに安価な有機基板を使用できるようにした仕様です。

なぜ重要か

HBM4は最先端のAI加速器に搭載される超高価なメモリですが、SPHBM4は統合コストを削減することで、より広い用途のAI製品に高帯域幅メモリを広げる可能性がある。一方、中国のAI加速器開発企業（BirenやHuaweiなど）は、TSMC経由のCoWoS包装が使えない制約下でも、有機基板を使うSPHBM4なら製造基盤に適合しやすい可能性がある。

注目点

SPHBM4は22.4～46.0 GT/s（ギガトランスファー/秒）のデータ転送速度に対応し、最大構成は16個の32GbのDRAMダイからなる64GBメモリスタック。ただしHBM4やHBM4E、C-HBM4Eは帯域幅やレイテンシー面で今後も優位を保つとみられ、フラグシップAI加速器では従来規格が選ばれ続けると予想されています。