Cadence Design Systems、TSMC・NVIDIA・Googleとの提携を拡大——AI設計ツールが次世代チップ開発の中心に

2026年4月、Cadence Design Systemsが TSMC、NVIDIA、Google との協業を深掘りし、エージェント型AI（自分で判断して設計作業を進めるAI）と認証済みの設計フロー（チップ設計の標準手順）を N3、N2、A16、A14 といった最先端の製造プロセスに対応させた。これにより Cadence のクラウド対応設計スタックが、3社の AI・高性能コンピュータチップ開発の中心ツールとなる。

Cadence のエージェント型AI は、従来の設計支援ツールと異なり、複数ステップの最適化判断を自動で実行する。チップ設計者が手作業で確認・修正していた検証プロセス（設計が実際に動くかの確認）を AI が自律的に繰り返すため、設計期間の短縮が可能になる。

チップ製造業界の競争は製造プロセスの微細化（N3→N2）スピードで決まるため、設計期間の短縮は TSMC・NVIDIA・Google にとって市場投入のタイミングを数ヶ月前倒しできる競争優位に直結する。Cadence の株価が投資判断を変える可能性がある。