NvidiaがAIエージェントでチップ設計

NvidiaのAI駆動型チップエンジニアリングへの取り組みは、半導体業界における構造的な転換を反映しています。将来のハードウェアの複雑さは、人間が主導する設計ワークフローが予定通りに提供できるものをはるかに上回っています。NvidiaのコンピュテーショナルエンジニアリングバイスプレジデントであるTim Costaは、課題を率直に述べています。2030年までに業界は2兆個のチップを製造し月間約4,100万枚のウェーハを処理する必要があり、個別パッケージは1兆個のトランジスタに近づき、システム全体は数千兆個のトランジスタに達します。従来のシミュレーション、検証、実装ステップは数年かかり、AIの加速化時代には、そのタイムラインは実行不可能です。このシフトは限定的な最適化ではなく、基礎的なものです。AIは生産性向上ツールから、エンジニアリングインフラストラクチャ自体へと移行します。

これが有意義な理由は、業界全体が足並みをそろえて対応しているためです。支配的な電子設計自動化ベンダーであるCadenceとSynopsysは両社とも、数ヶ月の間にエージェント的プラットフォーム（それぞれAI Super AgentとFully Autonomous Design Verification Workflow）を立ち上げており、両社ともNvidia、AMD、Microsoft、Intel、TSMC、Googleと協力しています。数字は驚くべきものです。CadenceのエージェントはPEAは数百のシミュレーションを並行実行することで5週間の作業を1日未満に短縮し、Synopsysのワークフローは検証済みRTLを50倍高速に提供します。これらは段階的な改善ではなく、数桁のリープです。

Nvidiaの独自の展開は証拠です。Veraはチップ設計用にNvidiaが設計したカスタムCPUであり、現在CadenceおよびSynopsysのワークフロー全体で実行されており、2028年発売予定のNvidiaの次世代CPU、Rosaの設計を支援しています。Nvidiaは独自のハードウェアとエージェントを使用して将来のチップを設計することにより、エージェント的設計が抱負的なものではなく、すでに重要なパスに組み込まれていることを示しています。PhysicsNeMoの再構築とCUDA-Xの拡張（cuDSS、cuEST、cuISS）は、より深いシフトを反映しています。専門家が手動で操作するフレームワークから、より大きなワークフロー内で呼び出し、構成、検証できるエージェント対応ライブラリへの移行です。これはインフラストラクチャのスケーリングであり、今正に起こっています。